Formal VLSI correctness Verification VLSI Design methods II
/ edited by Luc J. M. Claesen
Formal VLSI correctness Verification VLSI Design methods II
المؤلف
/ edited by Luc J. M. Claesenطبع 1
0-444-88688-5
قائمة
شناسنامه
العنوان واسم المؤلف
Formal VLSI correctness Verification VLSI Design methods II / / edited by Luc J. M. Claesenبيانات النشر
آمستردام : : North - Holland، 1990مالمواصفات الشكلية
xv; 427 p.؛ ; 25 cm؛ :fig..الموضوع
Integrated CircuitsVery large scale integration
Desige and construction
Data processing - Congresses
Integrated circuits
very large scale integaration
Design and construction
Data processing
Congresses
المعرّفات المضافة
Claesen, Luc J. M، نویسنده .
Interuniversity Micro - Electronics Center، نویسنده .
Interuniversity Micro - Electronics Center، نویسنده .
اللغة
انگلیسیرقم الاسترجاع
المؤتمر:
ملاحظات
انگليسي.Includes bibliographical references and index.
