Hierarchical modeling for VLSI circuit testing
/ by Debashis Bhattacharya, John P. Hayes
Hierarchical modeling for VLSI circuit testing
طبع 1
0-7923-9058-x
قائمة
شناسنامه
المدخل الرئيسي
Bhattacharya, Debashis، نویسندهالعنوان واسم المؤلف
Hierarchical modeling for VLSI circuit testing / / by Debashis Bhattacharya, John P. Hayesبيانات النشر
بوستون : : Kluwer Academic Publishers، 1990مالمواصفات الشكلية
x, 159p.؛ ; 24 cm؛ : ill..الموضوع
Integrated CircuitsVey large scale integration
Testing
Integrated Circuits
Vey large scale integation
Computer simulation
مسلسل
(The Kluwer international series in engineering and computer science. VLSI, computer architecture and digital signal processing؛ )المعرّفات المضافة
Hayes, John P (John Patrick), 1944-، نویسنده .
اللغة
انگلیسیرقم الاسترجاع
المؤتمر:
ملاحظات
انگليسي.Includes bibliographical references (p.[147] - 155) and index.
